플립칩 (Flip Chip)

플립칩의 등장 배경

플립칩은 1960년대 IBM의 C4(Controlled Collapse Chip Connection) 기술에서 출발했다.

당시 와이어 본딩은 한 패드씩 본딩하는 방식이라 핀 수가 많은 칩에서 시간과 면적이 큰 부담이었다.

C4는 다이 위에 솔더 범프를 만들고, 다이를 뒤집어 한 번에 모든 IO를 기판에 본딩하는 ‘병렬 본딩’이었다.

이 방식이 후속 진화를 거쳐 오늘날의 플립칩이 됐다.

처음에는 메인프레임용 IBM 제품에 한정됐지만, 1990년대 이후 CPU·GPU·고성능 IC로 확산됐고, 현재는 거의 모든 고성능 칩의 표준이다.

Flip-chip bonder 장비 · 이미지 출처: NIST

UBM과 솔더 범프

UBM(Under Bump Metallization)과 솔더 범프는 플립칩의 두 핵심 부품이다.

UBM은 다이 IO 패드 위에 적층되는 다층 메탈로, 보통 Ti/Cu/Ni/Au 같은 조합이다.

패드와 솔더 사이의 부착력·확산 방지·솔더 wettability를 동시에 만족해야 한다.

솔더 범프는 SnAg, SnAgCu 같은 무연 솔더가 표준이고, UBM 위에 도금 또는 재흐름(reflow)으로 형성된다.

범프 직경은 100~200μm가 일반적이며, FC-BGA의 ‘C4 범프’로 불린다.

플립칩 본딩 흐름

본딩 흐름은 다이를 뒤집어 기판 위에 정렬하고, 리플로우(약 240~260도)로 솔더를 녹여 결합시킨다.

그 다음 언더필을 다이와 기판 사이에 주입해 모세관 현상으로 채우고 경화시킨다.

언더필은 다이와 기판의 열팽창 차이로 발생하는 응력을 분산시키고, 솔더 조인트의 신뢰성(TCT, EM)을 크게 향상시킨다.

언더필 재료는 에폭시 기반 + 미세 실리카 필러로 구성되고, 첨단 응용에서는 ‘몰드 언더필(MUF)’ 방식으로 한 번에 언더필과 몰드를 형성하기도 한다.

마이크로 범프와 첨단 패키징

마이크로 범프와 첨단 패키징은 플립칩의 발전된 형태다.

일반 솔더 범프(100200μm) 대신 2040μm급 마이크로 범프를 사용하면 핀 수와 신호 밀도가 크게 늘어, HBM·CoWoS 같은 첨단 패키지에 적합하다.

마이크로 범프 본딩은 보통 TC(Thermal Compression) 본더로 다이를 압축·가열해 결합시킨다.

한미반도체의 TC 본더가 한국 양산 라인에서 큰 점유율을 가진다.

더 미세한 피치(1μm 이하)는 마이크로 범프 자체의 한계가 와서, ‘하이브리드 본딩’으로 넘어가는 흐름이다.

언더필과 응력 관리

언더필과 응력 관리는 플립칩 신뢰성의 핵심이다.

다이는 실리콘 CTE(약 3 ppm/K), 기판은 BT/ABF의 CTE(약 12~16 ppm/K)로 차이가 크다.

칩이 동작하며 발열하면 양쪽이 다른 비율로 팽창해 솔더 조인트에 응력이 가해진다.

언더필이 응력을 분산시키지 않으면 솔더 조인트가 깨지거나 박리된다.

그래서 언더필 재료의 CTE·모듈러스, 충진성, 점도가 매우 정교하게 설계된다.

AI 가속기 같은 대면적 패키지에서는 워페이지(warpage)·박리 관리가 더 까다롭다.

와이어 본딩과의 비교

와이어 본딩과의 비교는 단순하다.

와이어 본딩은 인터커넥션 길이가 길어 RC·인덕턴스가 크고, 면적도 더 든다.

패드는 다이 외곽에만 둘 수 있어 IO 수가 제한적이다.

플립칩은 다이 전체 면적에 IO를 둘 수 있고, 본딩 길이가 매우 짧으며, 신호 무결성·전력 분배·발열 모두 우수하다.

다만 패키지 비용·본딩 장비·언더필 등 부수 공정이 더 들어, 단가가 높다.

그래서 저가·저핀수 IC는 여전히 와이어 본딩, 고성능·고핀수 IC는 플립칩이라는 분담이 유지된다.

플립칩은 ‘후공정의 핵심 인터커넥션’이고, 첨단 패키징(2.5D/3D, 하이브리드 본딩)으로 가는 출발점이다.

플립칩 위에 인터포저, HBM, 마이크로 범프, 하이브리드 본딩이 차곡차곡 얹히는 모습이 첨단 AI 가속기의 단면이다.