Interposer
Interposer
Interposer
채용공고현직자 Q&A자소서 피드백반도체 위키
위키 홈
패키징기초 · 5분 · Interposer Wiki

패키징 (Packaging)

완성된 칩(다이)을 외부와 전기·기계적으로 연결하고, 외부 환경(열·습기·충격)으로부터 보호하기 위한 ‘껍데기와 인터커넥션’을 만드는 후공정 단계.

목차 보기
패키징 (Packaging) 대표 이미지

패키징의 4대 기능

패키징은 ‘칩이 시스템 안에서 살 수 있게 만드는 단계’다.

다이를 그대로 PCB에 올릴 수는 없다.

다이 패드와 PCB의 핀 사이를 잇는 인터커넥션이 필요하고, 다이가 외부 환경(열, 습기, 진동, 충격)으로부터 보호돼야 하며, 동작 중 발생하는 열을 외부로 빠르게 방출할 수 있어야 한다.

또 시스템 보드 입장에서는 표준화된 핀 형상과 피치를 통해 칩과 연결될 수 있어야 한다.

이 네 기능을 제공하는 것이 패키지다.

Flip-chip bonder 장비

Flip-chip bonder 장비 · 이미지 출처: NIST

패키지의 진화: DIP에서 BGA까지

전통적인 패키지는 단순했다.

DIP(Dual In-line Package)는 양쪽으로 핀이 늘어선 형태로, 1980년대 가전·산업용 IC의 표준이었다.

SOIC, TSOP은 표면실장형(SMD)으로 진화한 패키지다.

QFN(Quad Flat No-lead)은 사방으로 패드가 있는 작고 얇은 패키지로, 모바일·자동차용 IC에 폭넓게 쓰인다.

BGA(Ball Grid Array)는 패키지 바닥 전체에 솔더볼이 격자로 배열된 형태로, 핀 수가 많은 IC(메모리, SoC, GPU)에 표준이 됐다.

Wire bonder 장비

Wire bonder 장비 · 이미지 출처: NIST

플립칩과 SiP

플립칩(FC, Flip Chip)은 다이를 ‘뒤집어서’ 본딩하는 방식이다.

다이 패드 위에 솔더 범프 또는 마이크로 범프를 만들고, 다이를 거꾸로 뒤집어 기판에 직접 붙인다.

와이어 본딩 대비 인터커넥션 길이가 짧아 신호 무결성과 전력 분배가 우수하고, 발열도 다이의 ‘뒷면(silicon back)’으로 방출하기 쉽다.

CPU, GPU, 서버 칩 같은 고성능 IC의 표준이다.

SiP(System in Package)는 여러 다이와 수동부품을 한 패키지에 통합한 ‘작은 시스템’이다.

스마트워치, 이어버드, 자동차 모듈, 의료기기 등에서 흔히 사용된다.

WLP와 팬아웃

WLP(Wafer-Level Packaging)는 패키징을 웨이퍼 단계에서 끝내는 방식이다.

다이를 자르기 전에 RDL(재배선)·범프·솔더볼을 모두 만들고, 마지막에 다이싱한다.

패키지 면적이 다이 크기와 거의 같아 매우 작고 얇은 패키지를 만들 수 있다.

팬아웃 WLP(FOWLP)는 다이를 더 큰 영역에 임베드하고 RDL을 다이 외부로 확장해, 다이보다 더 많은 IO를 만들 수 있다.

모바일 AP, 전력 관리 IC, 일부 통신 칩에 사용된다.

2.5D/3D와 첨단 패키징

2.5D/3D와 첨단 패키징은 AI 시대의 핵심이다. 2.5D는 여러 다이를 ‘인터포저’ 위에 올려 인터포저의 미세 배선으로 다이 간 신호를 연결한다.

TSMC의 CoWoS, 삼성의 I-Cube, 인텔의 EMIB가 대표적이다. 3D는 다이를 위로 적층하고 TSV로 수직 연결한다.

HBM이 대표적인 3D 적층 사례이고, 인텔의 Foveros는 로직 다이를 적층하는 시도다.

하이브리드 본딩은 2.5D/3D를 더 미세한 피치로 가능하게 하는 차세대 인터커넥션 기술이다.

패키징 비용 구조의 변화

패키징 비용 구조의 변화는 첨단 패키지 시대의 큰 흐름이다.

과거 패키지는 칩 원가의 5~10% 수준이었지만, AI 가속기 같은 첨단 패키지에서는 30%를 넘기도 한다.

인터포저(실리콘·유기·유리), HBM 적층 비용, 첨단 기판(FC-BGA), TSV·하이브리드 본딩 비용이 모두 포함되기 때문이다.

그래서 패키징은 더 이상 ‘후공정’이라는 단순한 이름으로 묶기 어렵고, 일부에서는 ‘이종집적(heterogeneous integration)’이라는 새로운 개념으로 묶어 부른다.

패키징 산업의 구조는 OSAT 중심이지만, 첨단 패키지에서는 파운드리(TSMC·삼성·인텔)와 메모리 IDM(삼성·SK하이닉스)이 직접 참여한다.

CoWoS의 CoW(Chip on Wafer) 단계는 TSMC가, HBM 적층은 삼성·SK하이닉스가 직접 만든다.

한국 OSAT(SFA반도체, 하나마이크론, ATPP), 한국 후공정 장비(한미반도체, 프로텍, 이오테크닉스, 한화정밀기계), 한국 패키지 기판(이비덴 일부, 신코덴키, 대덕전자, 심텍, 코리아써키트)도 첨단 패키징 시대에 새로운 기회와 도전을 함께 마주하고 있다.

패키징 (Packaging)와(과) 관련된 반도체 채용공고

지금 Interposer에 올라온 반도체 채용공고 중 이 주제와 닿아 있는 포지션을 바로 확인해보세요.