TSV (Through-Silicon Via) - 반도체 위키

목차 보기

TSV의 정의와 역할

TSV는 ‘다이를 수직으로 관통하는 전도성 비아’다.

평면 칩에서는 다이의 신호가 옆면을 통해 외부로 나갔지만, 적층 다이에서는 위와 아래 다이를 직접 잇는 통로가 필요했다.

이 통로 역할을 하는 것이 TSV다.

보통 직경 5~~10μm, 깊이 50~~100μm 수준의 비아로, 다이의 두께를 거의 다 관통한다.

한 다이에 수백~수천 개의 TSV가 형성될 수 있다.

형성 흐름은 ‘깊은 식각 → 절연막·베리어/시드 증착 → 구리 도금 → CMP → 박형화’ 순서다.

먼저 보쉬 공정 또는 고종횡비 식각으로 실리콘에 깊은 비아를 만든다.

비아 안쪽에 SiO₂ 절연막을 PECVD/ALD로 입히고, Ta/TaN 베리어와 Cu 시드를 ALD/PVD로 형성한 뒤, 전기도금으로 Cu를 채운다.

윗면을 CMP로 평탄화한 뒤, 다이의 뒷면을 갈아(back-grinding) TSV의 바닥을 노출시킨다.

노출된 TSV는 마이크로 범프 또는 하이브리드 본딩으로 다음 다이와 연결된다.

‘Via-first/middle/last’는 TSV를 언제 만드느냐의 차이다.

Via-first는 트랜지스터 형성 전(웨이퍼 초기)에 만든다.

Via-middle은 트랜지스터 형성 후 BEOL 전에 만든다.

Via-last는 BEOL 완료 후 또는 패키징 단계에서 만든다.

HBM의 D램 다이는 보통 Via-middle 방식을 쓴다.

Via-middle은 BEOL 호환성과 공정 안정성에서 균형이 좋다.

Via-last는 인터포저 또는 후공정에서 사용되는 경우가 많다.

박형화(thin-grinding)는 TSV 공정의 큰 도전이다.

다이를 50~100μm까지 얇게 갈면 TSV의 바닥이 노출되고, 다이가 매우 얇아 핸들링이 까다롭다.

그래서 캐리어 웨이퍼에 임시 본딩(temporary bonding)을 하고, 박형화 후 다음 공정으로 옮겨가는 ‘TWB(Temporary Wafer Bonding)’ 흐름이 일반적이다.

박형화 자체는 다이아몬드 그라인딩 + CMP 또는 정밀 그라인딩의 조합이다.

HBM의 TSV는 그 자체가 HBM의 정체성이다.

HBM은 D램 다이를 4·8·12·16단으로 적층하고, 각 다이의 TSV로 위·아래 다이를 직접 연결해 1024비트(또는 그 이상)의 폭을 가진 인터페이스를 만든다.

TSV 수가 매우 많아 ‘TSV one-fail’이 곧 HBM 한 패키지의 fail이 될 수 있다.

그래서 TSV의 결함률을 낮추는 것이 HBM 양산 수율의 핵심이다.

인터포저(CoWoS 실리콘 인터포저, X-Cube 인터포저)에서도 TSV가 핵심이다.

위쪽 다이와 아래쪽 기판을 연결하며, 전력·신호·접지를 모두 전달한다.

신뢰성과 결함은 TSV의 큰 문제다.

보이드(Cu가 비아 안을 빈 공간 없이 채우지 못함), 측벽 결함(절연막 박리), TSV 주변 응력에 의한 트랜지스터 특성 변화(KOZ, Keep-Out Zone), TSV-가까이 메탈 라인의 마이그레이션 등이 대표적이다.

특히 KOZ 문제는 TSV 주변에 트랜지스터를 놓지 못하게 만들어 면적 효율을 낮춘다.

그래서 TSV 설계는 단순한 전기 연결뿐 아니라 응력 분포와 회로 배치를 함께 고려해야 한다.

장비 측면에서는 LAM·AMAT의 깊은 식각 장비, ASM·AMAT·LAM의 ALD/CVD 베리어·절연막 장비, 어플라이드·ENF·신토 일렉트로닉스의 도금 장비, AMAT의 CMP 장비, 디스코의 박형화 장비가 결합돼 TSV 양산 흐름을 완성한다.

한국에서는 SK하이닉스·삼성전자가 자체 양산 흐름을 운영하며, 한미반도체의 TC 본더가 마이크로 범프·TSV 본딩에 사용된다.

TSV는 ‘평면 칩 시대’가 ‘적층 시대’로 넘어가는 다리다.

HBM과 첨단 패키징의 출현은 TSV 없이는 설명되지 않는다.

지금 Interposer에 올라온 반도체 채용공고 중 이 주제와 닿아 있는 포지션을 바로 확인해보세요.