칩렛 (Chiplet)

칩렛이 등장한 이유

칩렛은 ‘큰 칩의 한계를 작은 칩 여러 개로 우회한다’는 발상이다.

다이 면적이 커지면 수율이 지수적으로 떨어진다.

같은 결함 밀도라도 800mm² 다이는 200mm² 다이 4개보다 훨씬 낮은 수율을 보인다.

AI 가속기 같은 첨단 칩은 트랜지스터 수가 수백억 개에 달해 다이 면적이 레티클 한계(약 858mm²)에 가까워지고, 첨단 노드의 마스크·EUV·검사 비용까지 더해져 한 다이의 비용이 엄청나게 높아진다.

칩렛은 이 큰 칩을 여러 작은 다이로 쪼갠 뒤, 첨단 패키지로 다시 조립한다.

작은 다이는 수율이 높고, 같은 마스크 셋을 더 다양한 SKU에 재사용할 수 있다.

또 IP 블록을 노드별로 따로 만들 수 있다.

예컨대 고성능 코어는 5nm로, IO·아날로그·메모리 인터페이스는 7nm·12nm로 만든다.

칩렛의 비용·수율 효과

비용·수율 효과는 단순한 직관 이상이다.

AMD가 EPYC 1세대(Naples, 2017)에서 4개의 작은 다이를 한 패키지에 넣은 사례는 칩렛의 효과를 산업적으로 입증한 첫 사례로 꼽힌다.

같은 수의 코어를 단일 다이로 만들었다면 수율이 매우 낮았겠지만, 4개로 분리하면서 양산이 가능해졌다.

이후 AMD는 Ryzen·EPYC·Instinct GPU(MI300)에서 칩렛을 적극적으로 활용하며 인텔 대비 가격·성능 우위를 확보했다.

UCIe와 인터커넥트 표준

UCIe(Universal Chiplet Interconnect Express)는 칩렛 간 인터페이스 표준이다.

인텔·AMD·ARM·TSMC·삼성·구글·메타·마이크로소프트 등 주요 회사들이 참여해 표준 컨소시엄을 구성했고, 다이 간 신호 폭·속도·전기 사양·물리 인터페이스를 표준화한다.

UCIe는 ‘칩렛이 다른 회사에서 만들어졌어도 같은 패키지에 넣을 수 있다’는 미래 비전의 출발점이다.

아직은 표준이 양산 단계에 안착해 가는 과정이지만, 도입이 확대되면 ‘칩렛 마켓플레이스’가 가능해질 수도 있다.

대표 사례: AMD, Intel, NVIDIA, Apple

대표 사례는 회사마다 다양하다.

AMD EPYC/Ryzen은 ‘CCD(Compute Die) + IOD(IO Die)’ 구조로, CCD는 첨단 노드, IOD는 성숙 노드로 만들어진다.

인텔 Meteor Lake는 ‘Compute, Graphics, SoC, IO’ 4개 타일을 Foveros로 결합한다.

NVIDIA Blackwell B200은 두 개의 큰 다이를 NV-HBI(High-Bandwidth Interface)로 결합한 듀얼 다이 구조다.

Apple M1/M2 Ultra는 ‘UltraFusion’이라는 다이 인터커넥트 기술로 두 다이를 하나의 SoC처럼 결합한다.

모두 다른 패키징·인터커넥트를 사용하지만, 본질은 ‘큰 단일 칩 대신 칩렛 + 패키징’이다.

칩렛과 첨단 패키징

칩렛과 첨단 패키징은 사실상 한 짝이다.

칩렛 사이를 어떻게 연결하느냐가 패키지 성능·전력·면적을 결정한다.

CoWoS는 실리콘 인터포저로 칩렛 간 미세 신호를 잇고, EMIB는 작은 실리콘 브리지로 핵심 신호만 잇는다.

Foveros는 칩렛을 위로 적층한다.

SoIC와 하이브리드 본딩은 가장 미세한 피치로 칩렛을 본딩한다.

그래서 ‘칩렛 시대’는 곧 ‘첨단 패키징 시대’이고, 인터포저·TSV·하이브리드 본딩·첨단 기판이 모두 한 묶음으로 진화한다.

한국 산업의 기회와 도전

한국 산업의 기회와 도전은 분명하다.

메모리 IDM(삼성·SK하이닉스)은 HBM이라는 ‘메모리 칩렛’을 직접 만들어 글로벌 AI 가속기 공급망의 핵심 부품을 차지했다.

파운드리(삼성)는 첨단 노드 칩렛을 만들고 첨단 패키지로 결합하는 능력을 키워야 한다.

패키지 기판과 인터포저 회사들은 면적·층수·미세 라인 모두에서 새로운 표준에 대응해야 한다.

OSAT는 첨단 패키징 일부 단계에서 파운드리와 협력하며 새로운 사업 영역을 만들 수 있다.

팹리스는 작은 다이로 빠르게 새로운 칩을 시도할 수 있는 유연성을 얻는다.

칩렛 시대는 ‘설계와 패키징의 경계가 흐려지는’ 시대이고, 한국이 강점인 메모리·패키징·기판 영역과 약점인 팹리스·EDA가 모두 다시 평가받는 시기가 된다.