Interposer
Interposer
Interposer
채용공고현직자 Q&A자소서 피드백반도체 위키
위키 홈
산업기초 · 5분 · Interposer Wiki

팹리스 (Fabless)

공장(Fab)을 갖지 않고 칩을 ‘설계’만 한 뒤, 파운드리에 제조를 맡기고 OSAT에 패키징·테스트를 위탁해 자기 브랜드로 칩을 판매하는 사업 모델.

목차 보기

팹리스 모델의 등장 배경

팹리스라는 이름은 ‘fabrication-less’의 약자다.

즉 ‘제조 시설이 없는 회사’다. 1980년대 후반 LSI 로직, 사이러스 로직, 엑사 로직 같은 회사가 ‘설계만 잘하면 충분히 사업이 된다’는 모델을 시도했지만, 본격적으로 자리잡은 것은 1990년대 이후 EDA 도구·표준 셀 라이브러리·IP 코어가 충분히 성숙한 다음이다.

같은 시기에 TSMC라는 ‘설계 없는 파운드리’가 등장한 것은 우연이 아니다.

둘은 서로를 필요로 하며 함께 자랐다.

설계 흐름과 EDA·IP 의존성

팹리스의 설계 흐름은 크게 ‘아키텍처 정의 → RTL 설계 → 합성 → 배치 배선(P&R) → 사인오프(검증) → GDSII 출하’ 단계로 이뤄진다.

이 과정 전반에 시놉시스·케이던스·시멘스의 EDA 도구가 사용되며, IP 코어(ARM·SiFive·시놉시스·케이던스 등)와 표준 셀 라이브러리, PHY IP가 같이 들어간다.

같은 칩이라도 어떤 IP를 어떤 조합으로 쓰느냐에 따라 PPA(성능·전력·면적)가 크게 달라진다.

그래서 팹리스는 ‘RTL을 잘 짜는 회사’가 아니라 ‘적절한 IP·도구·노하우를 잘 통합하는 회사’에 가깝다.

자본 구조와 사업 모델

자본 구조는 IDM과 매우 다르다.

팹 한 곳에 수조 원이 들어가는 IDM과 달리, 팹리스는 인력비·EDA 라이선스·IP 라이선스·마스크 비용이 주요 비용이다.

다만 첨단 노드(5nm, 3nm)에서는 마스크 한 세트만 수백억 원에 이르고, 사인오프와 양산 셋업까지 합치면 칩 한 개 양산에 수천억 원이 들 수도 있다.

그래서 신생 팹리스가 첫 칩을 첨단 노드로 양산하는 것은 매우 위험하며, 보통 12nm·22nm·40nm 같은 성숙 노드에서 시작해 단계적으로 진보 노드로 옮겨 간다.

한국 팹리스 생태계

한국 팹리스 생태계는 미국·대만에 비해 작지만 결코 비어 있지 않다.

디스플레이 구동 IC(DDI)에서는 LX세미콘이, 자동차용 인포테인먼트 SoC에서는 텔레칩스가, IoT·AI 카메라에서는 넥스트칩·픽셀플러스 등이 자리잡았다.

AI 가속기 분야에서는 리벨리온, 사피온, 딥엑스, 모빌린트, 노타 같은 신생 회사들이 등장했으며, 자율주행·서버용 추론 칩 시장을 노린다.

메모리 컨트롤러·인터페이스 IP에서는 파두·실리콘웍스 출신 인력 기반의 회사들이 활동한다.

AI·자동차가 만든 새로운 기회

AI와 자동차는 팹리스에 새로운 큰 기회를 열고 있다.

NVIDIA가 GPU에서 AI 가속기로 사업을 확장하며 시가총액 1위 기업으로 올라선 사례는 ‘설계 회사가 자본 시장에서 어떻게 평가되는지’를 보여 줬다.

자동차에서는 ADAS·자율주행·전기차 BMS 등 다양한 응용에서 새로운 칩 수요가 폭발했고, 르네사스·인피니언·NXP·엔비디아·테슬라가 활발히 경쟁한다.

한국 팹리스도 자동차·AI 추론 시장을 통해 ‘메모리 일변도’의 한국 반도체 산업에 다양성을 더할 가능성이 있다.

진입장벽과 리스크

물론 팹리스도 진입장벽이 낮은 것은 아니다.

첨단 노드 마스크와 사인오프 비용, 시놉시스·케이던스·ARM 라이선스 비용, 검증된 인력 확보, 파운드리 캐파 확보(특히 첨단 노드에서는 TSMC의 캐파 배정이 사실상 정해져 있어 신생 팹리스가 쉽게 끼어들기 어렵다), 그리고 양산 후 RMA(반품·교체)와 고객 지원 인프라까지 모두가 만만치 않다.

그래서 한국 팹리스가 자리잡으려면 단순한 칩 설계 능력만이 아니라, 고객사(자동차 OEM, 데이터센터, 가전사)와의 장기 협업 구조가 함께 갖춰져야 한다.

팹리스 (Fabless)와(과) 관련된 반도체 채용공고

지금 Interposer에 올라온 반도체 채용공고 중 이 주제와 닿아 있는 포지션을 바로 확인해보세요.