오픈엣지테크놀로지

[DRAM PHY] Senior Digital Engineer정규직상시 채용

상시 채용설계·R&D경력

상시 채용

AI 요약

오픈엣지테크놀로지는 AI 엣지 컴퓨팅 반도체 IP를 개발하는 팹리스 기업으로, PHY팀에서 Memory PHY IP 설계 및 검증을 담당할 시니어 디지털 엔지니어를 채용합니다.

LPDDR5/4, GDDR6 등 고속 메모리 인터페이스 PHY IP 개발 및 고객 지원 업무를 수행합니다.

RTL 설계(Verilog/SystemVerilog), Timing Closure, High-speed Digital Interface 설계 및 검증 경험이 필수이며, 8년 이상의 유관 경력이 요구됩니다.

UCIe, HBM3 등 최신 인터페이스 경험자 및 Silicon Bring-up/Debug 경험자를 우대합니다.

8년 이상 유관 업무 경험
PCIe, DDR, USB, MIPI, SerDes, Ethernet 등 High-speed Digital Interface 설계 및 검증 경험
RTL 설계 가능자 (Verilog/SystemVerilog)
Timing Closure 경험
해외 여행에 결격 사유가 없는 자

LPDDR5LPDDR4GDDR6HBM3UCIePCIeDDRMIPISerDesVerilogSystemVerilogFPGA

모빌린트

NPU Core Engineer (RTL)

넥스트칩

SoC RTL 설계 엔지니어

아나패스

Analog 설계 연구원 (상시채용)

* 이 페이지의 요약·정리는 AI가 공식 채용 페이지 본문을 기반으로 생성한 것입니다. 정확한 내용은 오픈엣지테크놀로지 공식 채용 페이지를 확인해 주세요.

공고 정보가 부정확하거나 제거를 요청하시려면 문의해주세요.