넥스트칩
(주)넥스트칩 SoC RTL 설계 엔지니어
SoC RTL 설계 엔지니어 #경력 #0명
ㆍSoC 설계 (IP 도입 검증 및 Integration)
도입 IP Spec.
Verilog HDL RTL 설계
VCS/Verdi Simulation
Vivado FPGA implementation & verification ㆍTop integration 및 synthesis
Verilog HDL RTL 설계
Top constraints (SDC) 작성
Power 구성 및 UPF 작성
Design Compiler/PrimeTime (Synthesis/STA)
ㆍ학력/전공 : 학사 이상 ㆍ경력기간 : 10년 이상 ㆍ필요지식/스킬 : RTL 설계, RTL 검증, Synthesis, STA ㆍ필수요건 : Verilog
ㆍSynthesis/STA 경험 보유자 ㆍSoC Top integration 경험 보유자 ㆍFull chip synthesis 및 STA 경험 보유자 ㆍSoC IP 도입 개발 및 검증 유경험자 ㆍIP RTL 설계 유경험자
ㆍ Work Flexibility
자율출퇴근제 운영(8시~10시 30분 자율 출근)
공고 정보가 부정확하거나 제거를 요청하시려면 문의해주세요.
자유로운 휴가 사용(연차, 반차, 반반차, 사유 없이 결재)
생일 및 건강검진 반차 지원 ㆍ Rewards
성과급 지급(PS, PI)
초과연장근로수당 지급
장기근속자 포상(5년, 10년, 15년, 20년 근속 시 장기 휴가 및 휴가비 지원)
다양한 내부 포상 제도(특허, 우수성과자 등)
선택적
지원(연간 100만원 이상) ㆍ Work Support
중식/석시 식대 지원
런치 오아시스(월 2회 점심시간 2시간 지원)
야근 교통비 지원
회식비 지원
기숙사 운영 ㆍ Life Benefits
각종 경조사 지원
가족수당 지급
자녀학자금 지원(유치원~대학교)
주택대출 이자 지원
종합 건강검진(전직원 대상, 배우자 지원)
단체 상해보험 지원
명절 선물 지급
사내 동호회 지원
다양한 전사 행사 운영
* 필요시 실무 면접 이후 2차 면접 혹은 Reference Check 등의 추가 전형이 진행될 수 있습니다.
및 방법
ㆍ 2026년 08월 27일 마감
ㆍ 사람인 온라인 입사지원 유의사항 ㆍ입사지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
사람인 공고 상세요강 입니다.
사람인(주)의 허가 없이 무단 복사 및 게재를 금합니다.
합격 시 50만원 관심기업 등록 (주)넥스트칩 SoC RTL 설계 엔지니어 주요 채용 정보 근무형태 정규직 경력 경력 10년 ↑ 학력 대졸(4년) 이상 이 공고에 지원하면 합격 시, 사람인에서 현금 50만원 을 지급해 드립니다.
마감일 ~08/27(목) D-5 급여 면접 후 결정 지역 경기 성남시 더보기 경기 > 경기전체, 성남시, 성남시 분당구 근무일수 주 5일(월~금) *하단에 명시된 급여, 근무 내용 등이 최저임금에 미달하는 경우 위 내용이 우선합니다.
채용정보 기업정보 AI 서류 합격률 Information 합격률 분석 기준 지원자 또는 홈페이지 지원 공고의 경우 지원 예정자의 최신 이력서 데이터 기준으로 산출돼요. · 사람인 양식 이력서만 분석 가능하며, URL/파일 이력서는 제외 · AI 서류 합격률은 여러 데이터를 기반으로 한 예측 정보로 실제 합격 기준과는 다를 수 있어, 참고용으로만 활용해주세요. · 데이터가 부족한 경우, 유사 공고 데이터를 참고해 계산돼요. · 업데이트 닫기 상위 ? % 경쟁자 대비 서류 합격률 로그인하고 확인해보세요!
상세요강 상세요강을 확대 할 수 있습니다 loading 확대
및 문의처 마감까지 남은 일수 남은시간 0일 시작일 2026.07.29(수) 00:00 마감일 2026.08.27(목) 23:59
※ 마감일은 기업의 사정, 조기마감 등으로 변경 될 수 있습니다.
원문 채용 페이지에서 수집한 내용을 임시로 보여드립니다. 구조화된 요약이 완료되면 주요 업무와 자격 요건으로 나뉘어 표시됩니다.