[대구] RTL 설계 엔지니어

AI 요약

주요 업무

• Video Spec definition 및 Macro/Micro 아키텍처 설계
• RTL 코딩, Simulation 및 Synthesis를 포함한 모듈 개발
• Scripting tool을 사용한 기존 RTL 블록 및 검증 환경 유지·향상

자격 요건

• Verilog RTL을 이용한 HW 설계 경험
• Verilog HDL 및 C/C++를 사용한 설계/검증 전문 지식
• RTL simulation, Debugging, Synthesis, Lint/CDC용 EDA 툴 활용 능력

우대 사항

• Python/Linux 스크립트 사용 가능자
• FPGA 플랫폼을 이용한 검증 경험자

기술 스택 / 관련 분야