팹리스 넥스트칩 설계·SW·관리·PKG·인사 경력 다수 채용

AI 요약

주요 업무

• [SoC RTL 설계] IP 도입 검증 및 Integration (IP Spec 분석, Verilog HDL RTL 설계, VCS/Verdi Simulation, Vivado FPGA 구현 및 검증)
• [SoC RTL 설계] Top Integration 및 Synthesis (SDC 작성, UPF 작성, Design Compiler/PrimeTime 활용 Synthesis/STA)
• [ISP RTL 설계] 신규 알고리즘 개발 및 기존 IP 화질 개선 연구 (NR/Edge, Demosaicing/HDR/LDC 등)
• [SoC Embedded SW] SoC 검증, BSP 개발, Solution 개발 (Embedded Linux/Android BSP 및 Application 개발)
• [ISP Embedded SW] Non OS 기반 및 RTOS/Linux 기반 Embedded SW 개발
• [PMO] 자동차 국제 표준(ISO 26262, ASPICE, ISO/SAE 21434) 기반 조직 개발 프로세스 개선 및 관리
• [PMO] ASPICE QA 활동, ISO 26262 Functional Safety Audit, 고객사·인증기관 심사 대응
• [PKG] 반도체 패키지 Sourcing 및 개발 Assist, New Device Design 및 기술 가능성 검토
• [PKG] PCB/Lead Frame Design, BOM 선정, 신규 패키지 개발 장비 셋업 및 Automotive Qualification 진행
• [PKG] 개발~양산 이관 문서 검토 및 제작 (Control Plan, FMEA, Work Instruction 등)
• [인사] 채용·교육·평가·보상 체계 등 인사제도 기획 및 개선, 인건비 예산 관리
• [인사] 전사 인사평가 계획 수립·시행·결과 반영, 연봉 인상안 수립 및 근로계약 총괄
• [인사] 조직문화 진단·개선, 리더십 및 직무 역량 강화 교육계획 수립·운영

자격 요건

• [SoC RTL 설계] 학사 이상 / 전기·전자 및 관련 분야, 경력 5년 이상
• [SoC RTL 설계] RTL 설계/검증/Synthesis/STA 역량 필수, Tool: VCS, Verdi, Design Compiler, Language: Verilog HDL, C
• [ISP RTL 설계] 석사 이상 / 전자·전기·컴퓨터 공학, 경력 3년 이상
• [ISP RTL 설계] RTL 설계 및 알고리즘 개발 능력, Language: Verilog, C/C++, 영상 신호처리 지식
• [SoC Embedded SW] 학사 이상 / 전기·전자·컴퓨터 관련, 경력 5~10년
• [SoC Embedded SW] Tool: ARM JTAG 디버거(TRACE32, CVD 등), 협업툴(GIT, JIRA, FLOW 등), Yocto, Makefile, gdb / Language: C/C++
• [SoC Embedded SW] Embedded Linux/Android BSP 개발 경험, Embedded Linux Application 개발 경험
• [ISP Embedded SW] 학사 이상 / 전자·컴퓨터 공학, 경력 4~8년, C/C++ 사용 가능, OS/Non OS 기반 임베디드 SW 이해
• [PMO] 학사 이상 / 시스템·SW공학 관련, 경력 2~3년 이상, 자동차 국제 표준(ISO 26262, ASPICE, ISO/SAE 21434) 관련 지식
• [PKG] 학사 이상 / 전공 무관, 경력 3년 이상, 패키지 개발 및 디자인 업무 경험
• [인사] 학사 이상 / 상경계열·법학·심리학 등 관련 전공 우대, 경력 8~15년(과장~차장급)
• [인사] 인사기획/평가보상 제도 개선 주도 경험, KPI/OKR 등 성과 지표 및 보상 밴드 설계 지식

우대 사항

• [SoC RTL 설계] Synthesis/STA 경험자, SoC Top Integration 경험자, Full Chip Synthesis 및 STA 경험자, SoC IP 도입·검증·RTL 설계 유경험자
• [ISP RTL 설계] 영상 신호처리 관련 전공자 및 경력자, RTL(Verilog HDL) 설계 가능자
• [SoC Embedded SW] ARM SoC 기반 NonOS/RTOS 개발 경험자, OS(Linux/RTOS)/U-Boot 포팅 경험자, Board Bring-up 경험자, ISO26262/ASPICE/CyberSecurity 개발 프로세스 경험자
• [ISP Embedded SW] ISP/Camera 개발 경험자, ISO 26262/A-SPICE 프로세스 경험자
• [PMO] 품질 보증 활동 또는 기능안전 심사 수행 경험자, ASPICE CL2 이상 심사 대응 경험자, Cybersecurity Management System Audit 대응 경험자, 반도체 설계 프로세스 관련 지식 보유자, 영어 가능자
• [PKG] Automotive OSAT PKG 제조회사 경력자, Fabless 등 동종 업계 경험자, AEC-Q100 & JEDEC Qualification 경험자, Automotive 고객 대응 경험자
• [인사] 제도 통합 및 조직문화 융합 프로젝트 수행 경험자, HR 시스템 도입/개선 리딩 경험자, 반도체(팹리스·장비 등) 및 IT/High-Tech 업계 HR 경험자, 인사/노무 관련 전문 자격증 보유자
• 국가유공자 및 등록 장애인 법령 우대
• 복리후생: 자율출퇴근제(8~10:30 자율출근), 자유로운 휴가 사용(연차·반차·반반차), 성과급(PS/PI), 초과연장근로수당, 장기근속 포상, 선택적 복리후생(연 100만원 이상), 중식·석식 식대 지원, 야근 교통비, 기숙사 운영, 자녀학자금 지원(유치원~대학교), 종합 건강검진, 단체 상해보험
• 전형절차: 서류전형 → 인/적성 검사 → 면접전형 → 최종합격 (필요 시 2차 면접 또는 Reference Check 추가)
• 접수 마감: 2026년 6월 30일 / 접수방법: 사람인 입사지원 / 문의: recruit@nextchip.com

기술 스택 / 관련 분야