Digital Logic Design Engineer (경력)

퀄리타스반도체는 경기도 성남시 분당구 본사에서 디지털 로직 설계 경력 엔지니어를 모집합니다.

담당 업무는 디지털 로직 설계 및 개발(아키텍처/마이크로아키텍처 레벨 포함), USB-SSP·PCIe·MIPI·eDP 계열 Serial Interface 프로토콜 레이어 및 PHY 디지털 로직 설계, PHY 아날로그 컨트롤 블록(Power Block, PLL Interface, CDR Interface 등) Custom 설계, SoC 및 고대역 Bus Interface 설계(AXI 기반 Chiplet Interface 포함)입니다.

지원 자격은 Verilog RTL/SystemVerilog 설계 및 검증 능력 보유자, 고속 Serial Interface IP 및 Bus Interface 이해, Digital 설계 방법론(Gate/RTL/Behavioral Level) 이해, 관련 경력 3년 이상 15년 미만입니다.

High-Speed Serial Link Layer 설계 경험, High-Speed PHY Digital Custom Logic 설계 경험, 관련 IP 양산 및 System Level Validation 경험 보유자를 우대합니다.

채용 절차는 서류 전형 → 온라인 인성 검사 → 직무역량테스트(필요시) → 대면 면접 → 처우 협의 및 최종 합격 순으로 진행되며, 직무역량 테스트 및 면접 전형은 오프라인으로 진행되고 면접비가 지급됩니다.