Low-k 절연막 (Low-k Dielectric)

Low-k가 필요한 이유

Low-k는 ‘미세화가 가져온 RC 지연 문제’의 답으로 등장했다.

트랜지스터가 빨라져도 메탈 라인 간 커패시턴스와 메탈 라인 저항이 만드는 RC 지연이 커지면 회로 전체가 느려진다.

라인 간 커패시턴스는 절연막의 유전율(k)에 비례하기 때문에, k를 낮추는 것이 RC 지연을 줄이는 직접적인 방법이다. 1990년대 후반까지는 SiO₂(k≈4.0)가 표준 BEOL 절연막이었지만, 130nm/90nm 노드부터 본격적으로 Low-k가 도입됐다.

유전율을 낮추는 화학

유전율을 낮추는 화학은 크게 두 가지 접근을 결합한다.

첫째, 박막 안에 ‘유전율이 낮은 화학 결합’을 도입한다.

SiO₂에 메틸기(Si-CH3)를 넣어 SiCOH를 만들면 k가 약 2.7~3.0 수준으로 떨어진다.

둘째, 박막 안에 ‘공기(또는 진공)’를 도입한다.

공기의 유전율은 1이라, 박막을 다공성으로 만들면 k가 더 낮아진다.

다공성 SiCOH(porous SiOC)는 k=2.0~2.5 수준이며, 일부 고급 ULK는 k≈2.2 이하다.

SiCOH·다공성 ULK·ELK

도입 노드를 보면 박막의 진화가 보인다. 130nm·90nm 노드에서는 USG(undoped silicate glass)에서 FSG(fluorinated silicate glass), 그리고 SiCOH(BlackDiamond, AURORA 등)로 옮겨갔다. 65nm·45nm에서는 ULK가, 32nm·28nm 이후로는 다공성 ULK가 주류가 됐다.

ELK(Extreme Low-k)는 일부 첨단 노드의 특정 층에 사용되고, k가 더 낮은 만큼 기계적 강도가 더 약해 다루기 어렵다.

도입의 트레이드오프

도입의 트레이드오프는 분명하다. k를 낮추기 위해 다공성을 키우면 기계적 강도가 약해진다.

CMP에서 패드 압력에 의한 박막 손상, 패키징 응력에 의한 박막 박리(delamination)가 증가한다.

또 다공성 박막은 식각 시 측벽이 거칠어지기 쉽고, 후속 세정·증착 단계에서 약액이 박막 안으로 침투해 유전율이 높아지는 문제가 생긴다.

그래서 Low-k는 ‘k 낮추기’와 ‘기계적·화학적 안정성’의 줄타기 게임이다.

BEOL과 Low-k의 결합

BEOL과 Low-k의 결합은 매우 긴밀하다.

다마신 흐름에서 Low-k 박막을 증착한 뒤 트렌치/비아를 식각하고, ALD/PVD로 베리어·시드를 깔고, 전기도금으로 Cu를 채우고, CMP로 평탄화한다.

Low-k의 약한 강도 때문에 식각·CMP·세정 모든 단계에서 박막을 손상시키지 않는 ‘저손상 공정’이 함께 발전해야 한다.

또 Low-k 표면에 박막 변질층(damage layer)이 생기면 유전율이 회복되지 않으므로, 변질층 제거를 위한 매우 정교한 후처리가 필요하다.

차세대 후보

차세대 후보로는 air-gap이 가장 적극적으로 검토된다.

라인 사이의 절연막을 의도적으로 비워(공기로 채워) 유전율을 1에 가깝게 만든다.

일부 인텔·TSMC 노드에서 air-gap이 양산에 도입됐다.

또 MOF(Metal-Organic Framework)와 새로운 다공성 폴리머·실리카가 연구되고 있다.

그러나 모든 신소재는 ‘기계적·화학적 안정성’과 ‘공정 호환성’이라는 두 관문을 넘어야 한다.

Low-k는 보이지 않는 곳에서 첨단 노드의 신호 속도와 전력을 결정하는 박막이다.

회로 설계자가 ‘이 노드는 RC 지연이 얼마인가’를 묻는다면, 답의 한 축은 메탈 저항(메탈 종류)과 또 한 축은 절연막 유전율(Low-k 종류)이다.

그래서 BEOL R&D는 늘 메탈과 Low-k가 짝을 이뤄 진화한다.