AI 가속기용 NoC 아키텍처 설계 및 최적화 경력직

AI 요약

주요 업무

• 고성능 AI 가속기용 NoC 아키텍처 설계 및 구현
• 온칩 인터커넥트의 PPA(전력·성능·면적) 최적화
• 처리량, 지연, 혼잡 분석을 위한 성능 모델링 및 시뮬레이션
• 버스 프로토콜 및 인터페이스 스펙 정의를 위한 아키텍처·프론트엔드 팀 협업
• NoC 컴포넌트의 RTL 코딩, 합성 및 타이밍 클로저 수행
• NoC 설계의 견고성 및 확장성 확보를 위한 검증 전략 수립

자격 요건

• 전기공학, 컴퓨터공학 또는 관련 분야 학사·석사·박사 학위
• 복잡한 SoC 환경에서의 RTL 설계(Verilog/SystemVerilog) 실무 경험
• 온칩 통신 프로토콜(AMBA AXI, ACE, CHI 등)에 대한 심층적 이해
• 라우팅 알고리즘, 플로우 컨트롤, 중재 로직 등 NoC 아키텍처 개념 경험
• 성능 병목 식별 및 해결을 위한 강한 분석 역량

우대 사항

• 상용 NoC IP(Arteris, NetSpeed/SiFive 등) 또는 자체 커스텀 NoC 개발 경험
• AI/ML 하드웨어 가속 및 데이터 플로우 요구사항에 대한 지식
• Python, Perl, Tcl 등 스크립팅 언어를 활용한 설계 자동화 역량
• 전력 인식 설계(UPF/CPF) 및 클록 도메인 크로싱(CDC) 분석 경험
• SystemC, gem5 등 성능 시뮬레이션 툴 활용 경험

기술 스택 / 관련 분야