DDR 메모리 서브시스템 SoC 설계 및 검증 엔지니어 채용

AI 요약

주요 업무

• 3rd-Party DDR Controller/PHY IP SoC RTL 통합 및 인터페이스 로직 설계·검증
• SystemVerilog/UVM 기반 DDR 서브시스템 기능·성능 검증 및 회귀 테스트
• JEDEC 표준(LPDDR5/5X, DDR5 등) 기반 코너 케이스·스트레스 시나리오 개발
• Post-Silicon DDR 인터페이스 Bring-up 및 Shmoo/SI/PI 분석·최적화
• DDR 초기화 시퀀스 및 트레이닝 알고리즘 펌웨어 포팅·디버깅
• 양산 ATE/SLT 환경에서 DDR 테스트 패턴 개발 및 수율 분석
• DRAM 벤더(삼성, SK하이닉스, 마이크론) 및 IP 벤더와 협업

자격 요건

• 전기/컴퓨터공학 또는 관련 분야 학사 이상
• JEDEC DDR/LPDDR 표준(DDR4/5, LPDDR4/5 등)에 대한 깊은 이해
• Python, Perl, Tcl 등 스크립팅 언어 활용 능력
• 경력 3년 이상

우대 사항

• 석사 또는 박사 학위 소지자
• DDR/LPDDR 컨트롤러 또는 PHY 개발 경험
• 실제 실리콘에서 DDR 서브시스템 Bring-up 및 디버깅 경험
• 고속 오실로스코프, 로직 분석기 등 랩 장비 활용 경험
• Synopsys, Cadence, Rambus 등 주요 IP 벤더 협업 경험
• SystemVerilog/UVM 기반 RTL 검증 환경 구축 경험
• HSPICE, ADS 등 SI/PI 분석 툴 사용 경험
• 테이프아웃부터 양산까지 SoC 프로젝트 전 주기 경험

기술 스택 / 관련 분야