넥스트칩

넥스트칩 SoC RTL 설계 10년 이상 경력직 모집

진행중설계·R&D경력경기 성남시 분당구

마감 2026.06.28 (D-27)

AI 요약

넥스트칩은 경기 성남시 분당구 판교에 위치한 비메모리 반도체 설계 전문 기업으로, SoC RTL 설계 경력 엔지니어를 모집합니다.

주요 업무는 IP 도입 검증 및 Integration, Verilog HDL RTL 설계, VCS/Verdi 시뮬레이션, Vivado FPGA 구현 및 검증이며, Top integration 및 synthesis(SDC, UPF, Design Compiler, PrimeTime)도 담당합니다.

학사 이상, 10년 이상 경력, Verilog 필수이며 Synthesis/STA 및 SoC Top integration 경험자를 우대합니다.

전형절차는 서류 → 인/적성 검사 → 면접 → 최종합격 순이며, 필요 시 2차 면접 또는 Reference Check가 추가될 수 있습니다.

자율출퇴근제, 선택적 복리후생(연 100만원 이상), 성과급, 자녀학자금, 종합건강검진 등 다양한 복리후생을 제공합니다.

주요 업무

SoC 설계: IP 도입 검증 및 Integration
도입 IP Spec. 분석
Verilog HDL RTL 설계
VCS/Verdi Simulation
Vivado FPGA implementation & verification
Top integration 및 synthesis
Top constraints (SDC) 작성
Power 구성 및 UPF 작성
Design Compiler/PrimeTime을 이용한 Synthesis/STA

자격 요건

학력: 학사(4년제) 이상
경력: 10년 이상
RTL 설계, RTL 검증, Synthesis, STA 관련 지식 및 스킬 보유
Verilog HDL 필수

우대 사항

Synthesis/STA 경험 보유자
SoC Top integration 경험 보유자
Full chip synthesis 및 STA 경험 보유자
SoC IP 도입 개발 및 검증 유경험자
IP RTL 설계 유경험자

기술 스택 / 관련 분야

Verilog HDLVCSVerdiVivadoFPGASDCUPFDesign CompilerPrimeTimeSTASoC

전직 대기업 인사담당자가 24시간 내에 자소서 피드백을 제공합니다무료로 피드백 받아보기24시간 내 피드백 제공

유사 공고

아나패스

아나패스 Analog IP 설계 경력 연구원 상시채용

오픈엣지테크놀로지

DRAM PHY IP 디지털 설계 및 검증 시니어 엔지니어 채용

오픈엣지테크놀로지

AI 엣지 반도체 IP 기업의 Memory Controller RTL 설계 경력직 채용

* 이 페이지의 요약·정리는 AI가 공식 채용 페이지 본문을 기반으로 생성한 것입니다. 정확한 내용은 넥스트칩 공식 채용 페이지를 확인해 주세요.

공고 정보가 부정확하거나 제거를 요청하시려면 문의해주세요.