[HW] SoC Design (MIPI, ISP & DSC Subsystem)

AI 요약

주요 업무

• ISP IP와 MIPI CSI-2 인터페이스 통합 및 프론트엔드 이미지 처리 파이프라인 구축
• DSC IP 블록을 MIPI 서브시스템에 통합 및 검증
• MIPI 인터페이스, ISP 파이프라인, 압축 IP를 연결하는 서브시스템 RTL 설계 및 구현
• 센서 벤더와 협력하여 CMOS 이미지 센서(CIS) 인터페이싱 최적화
• HW/SW 및 외부 IP 벤더 팀과 협업하여 엣지 디바이스 AI 상용화 지원

자격 요건

• RTL 구현(Verilog/SystemVerilog) 능숙 및 IP/서브시스템 레벨 검증 경험
• ISP 파이프라인 스테이지(Demosaic, Noise Reduction, HDR, Color Correction 등) 이해 및 IP 통합 경험
• MIPI를 통한 CMOS 이미지 센서(CIS)와 SoC 인터페이싱 경험
• VESA DSC 등 비디오 스트림 압축 기술 3rd-party IP 통합 경험
• 고속 전송 서브시스템 내 타이밍 이슈, 인터페이스 병목, 프로토콜 위반 디버깅 능력

우대 사항

• NPU 기술을 영상 처리 태스크에 적용한 경험
• 시스템 반도체 또는 AI 하드웨어 업계 경력
• 특허 출원 또는 핵심 IP 포트폴리오 개발 경험
• 글로벌 IP 벤더 및 파트너와의 원활한 영어 커뮤니케이션 능력

기술 스택 / 관련 분야