[판교 사옥] SoC Design Engineer(전문연구요원)

AI 요약

주요 업무

• RTL Design / ASIC Design Engineer로서 회로 설계
• 설계된 회로의 합성(Synthesis)
• 설계된 회로의 분석 (CDC, STA 등)
• 테스트를 위한 설계 (DFT - Design For Testability)
• 테스트 벡터 생성
• 차량용 응용 프로세서 설계 관련 실무
• SoC Chip Architecture 구현 및 IP Integration
• Chip Top Level Synthesis 설계

자격 요건

• 디지털 시스템에 대한 이해
• Verilog HDL 활용 능력 (필수)
• C 언어 (Embedded Processor용 간단한 코드 개발 가능 수준)
• 관련 분야 학사학위 이상
• 전문연구요원 복무 가능자

우대 사항

• Python 등 스크립트 언어 활용 가능자
• SystemVerilog, SystemC 등 언어 활용 가능자
• 기타 HDL(Hardware Description Language) 활용 가능자
• 취업보호대상자(장애인 등) 및 국가보훈 대상자 우대

기술 스택 / 관련 분야